电脑记忆体

内部RAM可以理解为一个数据单元格的行和列的表。要访问这些细胞中一个特定的数据，存储器控制器必须提供的数据在哪里的“坐标”。

这意味着整个过程中得到的数据存储单元，通过坐标“列”（CAS）的，给予“排名”（RAS）的坐标，并期望得到所要求的数据。在这些过程中有一定的“时间”为“稳定”的电子信号和响应每个请求，你需要的内存。这些时间有所不同，具体取决于内存的质量。

FSB（前端总线）。

这是“行”的处理器，内存控制器和内存本身之间的沟通。

系统时钟。 兆赫（MHz）计量。

有一个系统的组成部分，位于主板上的，这是时钟。这发出了一个信号的所有组件的计算机到一个特定的节奏。如果系统时钟在100MHz运行，这意味着它每秒产生100万个时钟周期。

这些时钟周期处理的计算机的每一个动作都标有一个定时。当处理一个请求的内存控制器可以告知这些数据，例如，6个时钟周期的处理器。这是可能的，CPU和其他组件可以运行率大于或小于时钟标记。这些组件需要同步的时钟信号的乘法因子。

例如，当我们有100MHz和400MHz的CPU时钟，每个设备都会知道，每一个系统时钟周期等于4个时钟周期的CPU和调整，以他们的行动同步。我们必须明白，当我们超频的系统时钟，所有部件都受到或大或小的程度上取决于倍增因子。我们还必须考虑系统的“落”时，最慢的组件是无法跟上。例如，有两种方式，调整处理器的速度。其一是设置时钟兆赫。

另一种是改变分配给它的乘数。从逻辑上讲，时钟设置会影响其余的组件。为了能够提高计算机的性能，我们必须考虑一整套组件和其局限性。也就是说，具有133MHz外频和15的乘数为微计算机处理器运行在1995MHz。然而，一台计算机将是速度与166MHz的外频与倍频为11.5，虽然处理器只运行在1909MHz。

CAS（列地址选通）。

CAS延迟是一个内存速度的参数。是指需要访问特定列中的数据RAM的时钟周期数。是一个后期的措施，使越低，表明更快的内存。有时缩写为CL（CAS延迟）或CAS。

RAS（行地址选通）。

潜伏期是等价的概念RAS到CAS，但指的是行而不是列。

计时。 延迟。

是引导我们对内存的性能数据。这些数据，我们不知道的条件下，制造商已获得这些好处因机器配置根据这样的结果。在实践中，可以修改这些福利取决于质量的内存，芯片组，主板和其他内存模块，可以安装。这个数据是通常的形式为：ABCD的东部。

我们不应该让所有的时间，我们始终把数据从左至右，因为它是秩序的重要性。 这些数字越小，性能就越好，因为他们延误。

意思是：（CAS延迟） - 乙（CAS延迟，RAS） - ℃（RAS预充电） - D类（TRAS） - （翻译）的时间ç，几乎没有对内存性能的影响。 refencia前在“突发模式”运行时，内存延迟。

时序D是RAS预充电时间，我们设置等于或以上的A + C +2得到一个稳定的团队。 时序E是在物理坐标转换为逻辑坐标所需的时间。 即，找到那里的请求数据的内存模块。很有道理，当我们有多个内存模块，不应该是第一季度，延迟将造成主板上的芯片组，而不是由内存模块本身。

DDRAM的（双数据传输速率随机存取记忆体）。

记忆是从SDRAM，交易的信息，无论是在时钟信号的上升时间和下降时间，派生的类型。因此，与一个133MHz的时钟速度，我们得到了266MHz的有效速度。

DDRAM中回忆延迟的原因可能有解释，例如，2.5个时钟周期有2个或3此外，作为与SDRAM。